Электротехника и электроника. Часть 2

3.11. Последовательностные логические устройства

Кроме комбинационных устройств, рассмотренных в предыдущей главе, существует класс цифровых устройств, в которых при одинаковых воздействиях на входе, на выходе автомата могут возникать различные выходные состояния. Состояние выхода такого устройства зависит не только от того, какие сигналы присутствуют на его входах в данный момент времени, но и от того, какие последовательности сигналов поступали на входы устройства в предшествующие моменты времени, т.е. автомат помнит свою предысторию и хранит ее в памяти. Поэтому такие устройства называют последовательностными или дискретными автоматами с памятью.

Для описания последовательностного автомата с памятью, помимо состояний входов X(t) и выходов Y(t), необходимо также знать состояние памяти автомата, как говорят, его внутреннее состояние S(t). Функционирование (т.е. изменение состояния устройства) многотактного автомата происходит в дискретные моменты времени (такты), ход которого обозначается натуральными числами t = 1, 2, 3 и т.д.

В каждый момент дискретного времени t автомат находится в определенном состоянии S(t), воспринимает через входы соответствующую данному моменту комбинацию входных переменных X(t), выдает на выходах некоторую функцию выхода Y(t), определяемую как Y(t) = f (S(t), X(t)), и переключается в новое состояние S(t+1), которое определяется функцией переходов j как S(t + 1) = j (S(t), X(t)).

Закон функционирования последовательностных автоматов может задаваться в виде уравнений, таблиц и графов. Под законом функционирования понимается совокупность правил, описывающих последовательность переключения состояний автомата и последовательность выходных сигналов в зависимости от последовательности поступления входных сигналов.

В общем виде последовательностный автомат рассматривается состоящим из двух частей: комбинационного устройства и элементов памяти, каковыми обычно являются триггеры различных типов или схемы на их основе.

Триггер – это устройство, которое хранит 1 бит информации (простейший элемент памяти). Он имеет два состояния выхода: Q = 1 (); Q = 0 () и два режима: записи и хранения. Структурная схема любого триггера имеет вид, приведённый на рис. 3.26.

Рис. 3.26 Обобщённая схема триггера

Здесь: Тг – запоминающая ячейка (простейший RS триггер); Т1n – тактовые входы (чаще – только один), которые служат для блокировки входной информации. Если Т = 1, то входы принимают сигналы и воздействуют на состояние Тг, иначе – нет. Входы А1Аn являются информационными. В зависимости от организации схемы управления состояние этих входов может по-разному влиять на состояние триггера.

Рис. 3.27 Классификация триггеров по способу управления

Все триггеры классифицируются по двум признакам: по способу управления и по характеру влияния сигналов управления на состояние триггера. По способу управления они делятся на асинхронные и синхронные. В первых из них тактовый вход T (см. рис. 3.26) отсутствует и их состояние изменяется сразу после изменения значений информационных входов (блокировка отсутствует). Синхронные триггеры подразделяются на универсальные и динамические. В первые из них запись разрешается уровнем тактового импульса (Т = 1 либо Т = 0). Если такое состояние тактового входа поддерживать постоянно, то такой триггер превращается в

асинхронный. В динамических же запись разрешается перепадом импульса (фронтом либо срезом) и подачей на Т-вход любого логического уровня разрешить запись невозможно. Классификация триггеров по данным признакам приведена на рис. 3.27.

По характеру влияния сигналов управления на состояние триггеры делятся на RS, E, S, R, JK, T, D, DV и другие типы.

RS–триггер. Важным методом, используемым для описания функционирования триггеров, является метод таблиц состояний (таблиц переходов). Таблица состояний (рис. 3.28) RS-триггера в сокр