6.  СИСТЕМНАЯ ШИНА ПРОЦЕССОРА

Системная шина процессора предназначена для обмена информацией микропроцессора с любыми внутренними устройствами микропроцессорной системы (контроллера или компьютера). В качестве обязательных устройств, которые входят в состав любой микропроцессорной системы, можно назвать ОЗУ, ПЗУ, таймер и порты ввода-вывода. Структурная схема простейшего микропроцессорного устройства приведена на рис. 6.1. В состав системной шины в зависимости от типа процессора входит …

Continue reading ‘6.  СИСТЕМНАЯ ШИНА ПРОЦЕССОРА’ »

5.3.1 Интерфейс с  ПЗУ

Рассмотрим задачу разработки интерфейса с ПЗУ или ППЗУ. На рис. 5.3 приведена часть системы, включающая МП и ПЗУ. С выходами О0-О7 ПЗУ соединены 8 линий шины данных. Единственный выход управления считыванием RD идет из МП на вход активизации OE ПЗУ. С постоянным запоминающим устройством емкостью 4 Кб соединены 12 линий адресной шины младших разрядов (А0-А11). …

Continue reading ‘5.3.1 Интерфейс с  ПЗУ’ »

5.3.2 Интерфейс с  ОЗУ

Устройства размещения данных, допускающие их запись и считывание, обычно называются ОЗУ. Оперативные запоминающие устройства делятся разработчиками на два типа: статические и динамические. Статические ОЗУ более просты для выполнения интерфейса, чем динамические. Рассмотрим рис. 5.5, где представлены ОЗУ и МП некоторой системы. Отметим, что ОЗУ составлено устройствами 4 Кб*8 бит, то есть может разместить 4096 слов …

Continue reading ‘5.3.2 Интерфейс с  ОЗУ’ »

5.3. Интерфейсы микропроцессора с  ПЗУ И ОЗУ

Обычно передача данных от МП и в МП через шины осуществляется в следующей форме: 1) считывание из памяти; 2) запись в память; 3) считывание из УВВ; 4) запись в УВВ; 5) управление прерыванием или сбросом. Когда говорят, что данные введены с другого устройства, это означает вступить  в отношения с МП. Аналогично вывод данных – это …

Continue reading ‘5.3. Интерфейсы микропроцессора с  ПЗУ И ОЗУ’ »

5.1. Общие сведения об интерфейсах. Архитектурные решения

В состав микропроцессорной системы помимо микропроцессоров в зависимости от ее назначения может входить различное число устройств ПЗУ и ОЗУ и периферийных устройств – внешних запоминающих устройств на магнитных лентах и дисках и различных устройств ввода-вывода (дисплеев, печатающих устройств, аналого-цифровых и цифроаналоговых преобразователей, различных датчиков и приемников информации). При этом обязательно должна обеспечиваться возможность связи между …

Continue reading ‘5.1. Общие сведения об интерфейсах. Архитектурные решения’ »

5.2. Способы организации передачи информации между устройствами микропроцессорных систем

Используются три способа: 1 – программно-управляемая передача, инициируемая микропроцессором; 2 – программно-управляемая передача, инициируемая запросом прерывания от периферийного устройства; 3 – прямой доступ к памяти (ПДП), приведенные на рис. 5.2. При первом способе (рис. 5.2, а) передача слов происходит через регистры микропроцессора и производится соответствующими командами программы МП. Передача инициируется самим МП (точнее, соответствующей командой …

Continue reading ‘5.2. Способы организации передачи информации между устройствами микропроцессорных систем’ »

4.6. Работа  управляющего автомата в режимах прерывания и прямого доступа к памяти

Периферийное оборудование микропроцессорной системы может запросить прерывание текущей программы у микропроцессора путем подачи сигнала запрос прерывания (ЗПР) на управляющий вход прерывания микропроцессора. Причем сигнал прерывания может возникнуть в любой момент цикла команды. Обработка прерываний организована таким образом, что запрос прерывания фиксируется во внутреннем триггере запроса прерывания при переходе управляющего автомата к циклу выборка команды, то …

Continue reading ‘4.6. Работа  управляющего автомата в режимах прерывания и прямого доступа к памяти’ »

4.4. Управляющее устройство МП. Временная диаграмма цикла выполнения команды

Сигналы на управляющих линиях изменяются на выходе микропроцессора в каждом состоянии управляющего автомата, то есть они отражают переходы его из состояния Тi в состояние Тi+1. Рассмотрим временную диаграмму цикла выполнения команды, приведенную на рис. 4.5. Вот такая комбинация: 1 – слово состояния микропроцессора, передаваемое в регистр слова состояния один раз за машинный цикл,  2 – …

Continue reading ‘4.4. Управляющее устройство МП. Временная диаграмма цикла выполнения команды’ »

4.5. Работа микропроцессорной системы под управлением первичного автомата на примере выполнения команды SHLD

Рассмотрим процессы, происходящие в микропроцессорной системе простейшей конфигурации, состоящей только из микропроцессора и ОЗУ при выполнении относительно сложной  команды, имеющей мнемонику SHLD. Команда предписывает запомнить содержимое внутренних регистров с символическими именами H, L в оперативной памяти прямо. Команда трехбайтная. Первый байт содержит код операции, второй и третий байты задают прямой адрес в ОЗУ, по которому …

Continue reading ‘4.5. Работа микропроцессорной системы под управлением первичного автомата на примере выполнения команды SHLD’ »

4.2. Тактирование микропроцессора и синхронизация микропроцессорной системы

В МП управляющий автомат в зависимости от сложности команды реализует цикл команды  за несколько внутренних машинных циклов (рис. 4.2). ЦИКЛ КОМАНДЫ Машинный цикл М1 Машинный цикл М2 Машинный цикл М3 Т1 Т2 Т3 Т1 Т2 Т3 Т4 Т1 Т2 Т3 Т4 Т5 Цикл команды в МП реализуется за 1 – 5 машинных циклов. Один машинный …

Continue reading ‘4.2. Тактирование микропроцессора и синхронизация микропроцессорной системы’ »