Рассмотрим задачу разработки интерфейса с ПЗУ или ППЗУ. На рис. 5.3 приведена часть системы, включающая МП и ПЗУ. С выходами О0-О7 ПЗУ соединены 8 линий шины данных. Единственный выход управления считыванием RD идет из МП на вход активизации OE ПЗУ. С постоянным запоминающим устройством емкостью 4 Кб соединены 12 линий адресной шины младших разрядов (А0-А11). Дешифратор, встроенный в ИС ПЗУ, может получить доступ к любому из 4096 (212=4096) 8-разрядных слов ПЗУ. Адресные линии четырех старших разрядов (А11-А15) идут в устройство комбинированной логики – дешифратор адреса.
Для доступа к ПЗУ и считывания из него данных МП должен: активизировать линии адреса А0-А11; установить L-сигнал на линии дешифратора адреса и выбора кристалла.
Предположим, что МП нужно обратиться в память по адресу 0000Н (0000 0000 0000 00002).
Младших 12 бит подключаются по адресным линиям А0-А11 к контуру дешифратора ПЗУ. К адресным принадлежат также старших четыре бита А12-А15. Они декодируются дешифратором адреса. Если (А12-А15)=00002, то дешифратор адреса выдает сигнал, который активизирует вход CS выбора кристалла ПЗУ (см. рис. 5.3).
Воображаемая память, приведенная на рис. 5.4, может помочь понять роль дешифратора адреса. Она представляет собой устройство емкостью 64 Кб (то есть 65 536 ячеек памяти), разделенное на 16 сегментов по 4 Кб каждый.
Роль дешифратора адреса состоит в том, чтобы обеспечить МП доступ только к одному из этих сегментов одновременно. Если имеется четыре входа в дешифратор 0000, то доступным будет нулевой сегмент (пространство памяти 0000-0FFFН). Если на этих входах 0001, то доступен первый сегмент (пространство памяти 1000-1FFFН) и т. д.
Таким образом, старших 4 бит (передающих линии) выбирают сегмент памяти, а младших 12 бит определяют ячейку памяти в этом сегменте. В интерфейсе с ПЗУ важное значение имеют способы адресации и синхронизации.
